교원프로필

김재준 사진
교원에 대한 정보를 나타내는 표입니다.
성명 김재준
소속 창의IT융합공학과
전화번호 279-8861
E-mail jaejoon@postech.ac.kr
Homepage http://dicelab.postech.ac.kr/

학력

  • 1999~2004 PURDUE UNIV. (박사-Electrical and Computer Engineering)
  • 1994~1998 서울대학교 (석사-)
  • 1990~1994 서울대학교 (학사-)

주요경력

  • 2004~2013 : IBM T.J. WATSON RESEARCH CENTER

전문분야

학술지

국제전문학술지

  • Input Voltage Mapping Optimized for Resistive Memory-Based Deep Neural Network Hardware, IEEE ELECTRON DEVICE LETTERS, , 38, 1228-1231 (2017)
  • 3.8 mW 10 Gbit/s CDR for intra-panel interface with a modulated training pattern, ELECTRONICS LETTERS, , 53, 1098-1099 (2017)
  • Balancing Hole and Electron Conduction in Ambipolar Split-Gate Thin-Film Transistors, Scientific Reports, , 7, - (2017)
  • One-cycle correction of timing errors in pipelines with standard clocked elements, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, , 24, 600-612 (2016)
  • Solution-Processed Vertically Stacked Complementary Organic Circuits with Inkjet-Printed Routing, advanced science, , 3, 1500439(1)-1500439(6) (2016)
  • Asymmetric Split-Gate Ambipolar Transistor and Its Circuit Application to Complementary Inverter, advanced materials technologies, , 1, 1600044(1)-1600044(6) (2016)
  • Reconfigurable Complementary Logic Circuits with Ambipolar Organic Transistors, Scientific Reports, , 6, 35585- (2016)
  • Aggressive voltage scaling through fast correction of multiple errors with seamless pipeline operation, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, , 62, 468-477 (2015)
  • Self-Assembled, Millimeter-Sized TIPS-Pentacene Spherulites Grown on Partially Crosslinked Polymer Gate Dielectric, ADVANCED FUNCTIONAL MATERIALS, , 25, 3658-3665 (2015)
  • Slew-Rate Monitoring Circuit for On-Chip Process Variation Detection, IEEE Transaction on VLSI, , 21, 1683-1692 (2013)
  • Robust Level Converter for Sub-Threshold/Super-Threshold Operation: 100 mV to 2.5 V, IEEE Trans. on VLSI Systems, , 19, 1429-1437 (2011)
  • SRAM Write-Ability Improvement with Transient Negative Bit-Line Voltage, IEEE Trans. on VLSI Systems, , 19, 24-32 (2011)

국내전문학술지

일반학술지

학술회의논문

  • Maximizing System Performance by Balancing Computation Loads in LSTM Accelerators, Proceedings of DATE, 0, 0, - (2018)
  • GeCo: Classification Restricted Boltzmann Machine Hardware for On-chip Learning, Proceedings of RSP, 0, 0, - (2017)
  • Low Design Overhead Timing Error Correction Scheme for Elastic Clock Methodology, Proceedings of ISLPED, 0, 0, - (2017)
  • 8Mb/s 28Mb/mJ robust true-random-number generator in 65nm CMOS based on differential ring oscillator with feedback resistors, Proceedings of ISSCC, 0, 0, - (2017)
  • Area-Efficient One-Cycle Correction Scheme for Timing Errors in Flip-Flop Based Pipelines, Proceeding of ASSCC, 0, 0, - (2016)
  • Coarse-grained Bubble Razor to Exploit the Potential of Two-Phase Transparent Latch Designs, PROCEEDINGS OF DESIGN AUTOMATION AND TEST IN EUROPE, 0, 0, 1-6 (2014)
  • Power Minimization of Pipeline Architecture through 1-Cycle Error Correction and Voltage Scaling, PROCEEDING OF ASP-DAC, 0, 0, 179-184 (2014)
  • A Pipeline Architecture with 1-Cycle Timing Error Correction for Low Voltage Operations, PROCEEDING OF ISLPED, 0, 0, 199-204 (2013)
  • Usage-Based Degradation of SRAM Array due to Bias Temperature Instability, PROCEEDING OF IRPS, 0, 0, 6.1-6.4 (2012)
  • Column-selection-enabled 8T SRAM array with ~1R/1W multi-port operation for DVFS-enabled processors, PROCEEDING OF ISLPED, 0, 0, 303-308 (2011)
  • PBTI/NBTI Monitoring Ring Oscillator Circuits with On-Chip Vt Characterization and High Frequency AC Stress Capability, PROCEEDING OF VLSI SYMPOSIUM, 0, 0, 224-225 (2011)
  • Reliability Monitoring Ring Oscillator Structures for Isolated/Combined NBTI and PBTI Measurement in High-K Metal Gate Technologies, PROCEEDING OF IRPS, 0, 0, 4.1-4.4 (2011)
  • Bias Temperature Instability Model for Digital Circuits – Predicting Instantaneous FET Response, PROCEEDING OF IRPS, 0, 0, 2.1-2.4 (2011)
  • A robust reliability methodology for accurately predicting Bias Temperature Instability Induced Circuit Performance Degradation in HKMG CMOS, PROCEEDING OF IRPS, 0, 0, 1.1-1.4 (2011)

학회발표

  • Fabrication of Highly Crystalline and Millimeter-Sized TIPS-Pentacene Spherulites Grown on Partially, ., 0, 0, - (2015)
  • A review of on-chip timing error detection/correction methods for logic pipeline, ., 0, 0, - (2015)
  • A novel method to pattern anodic aluminum oxide dielectric layer for low-voltage organic transistor applications, ., 0, 0, - (2015)

단행본

  • VLSI-SoC: Design for Reliability, Security, and Low Power, Springer, , (2016)

연구실적

  • 차량용 반도체 노화 진단을 위한 지능형 시스템 개발, 정보통신기술진흥센터 (2016-2016)
  • 자체연구개발과제[2015년 신설], 포항공과대학교 (2016-2020)
  • SPIN 기반 뉴런 소자 및 회로 개발, 서울대학교 (2016-2017)
  • 스마트머신을 위한 인텔리전스, 재단법인 삼성미래기술육성재단 (2016-2019)
  • 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, 한국산업기술평가관리원 (2016-2016)
  • [민간] 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, (사)한국반도체연구조합 (2016-2017)
  • [정부] 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, 한국산업기술평가관리원 (2016-2016)
  • (학생)인건비풀링과제, 포항공대산학협력단 (2017-2018)
  • SPIN 기반 뉴런 소자 및 회로 개발, 서울대학교 (2017-2018)
  • 저전력/고성능REDUCED PRECISION 컨벌루셔널 뉴럴 네트워크 (CNN) 하드웨어 가속기 설계, 에스케이하이닉스 주식회사 (2017-2018)
  • 스플릿 게이트 양극성 트랜지스터 기반 상보성 박막 고집적 회로, 재단법인한국연구재단 (2017-2018)
  • [민간] 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, (사)한국반도체연구조합 (2017-2017)
  • [정부] 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, 한국산업기술평가관리원 (2017-2017)
  • 대규모 뉴럴 네트워크의 효율적 구현이 가능한 뉴로모픽 하드웨어 구조 연구, 삼성전자(주) (2017-2018)
  • 4.13856 이월과제, 서울대학교 (2017-2018)
  • 스플릿 게이트 양극성 트랜지스터 기반 상보성 박막 고집적 회로, 재단법인한국연구재단 (2018-2019)
  • SPIN 기반 뉴런 소자 및 회로 개발, 서울대학교 (2018-2019)
  • 메모리 기반 저전력/고성능 RECURRENT NEURAL NETWORK 하드웨어 가속기 설계, 에스케이하이닉스 주식회사 (2018-2019)
  • 대규모 뉴럴 네트워크의 효율적 구현이 가능한 뉴로모픽 하드웨어 구조 연구, 삼성전자(주) (2018-2019)
  • [정부] 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어, 한국산업기술평가관리원 (2018-2018)
  • [민간]컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, (사)한국반도체연구조합 (2018-2018)
  • 4.14551/14986 이월과제, 서울대학교 (2018-2019)
  • 4.14645_이월과제, 재단법인한국연구재단 (2018-2019)

IP

  • 김재준,박준기, 웨이트 매트릭스를 포맷하는 방법, 포맷된 데이터를 사용하는 가속기 및 이를 포함하는 시스템, 한국, 10-2019-0015840 (2019)
  • 김재준,김율화,김형준,김진석,김성호, 뉴럴 네트워크를 분할하는 방법 및 뉴로모픽 장치, 한국, 10-2018-0157471 (2018)
  • 정성준,권지민,김재준,조길원,경수정, 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리, 중국, 201680077156.7 (2018)
  • 정성준,권지민,김재준,조길원,경수정, 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리, USA, 16/066,862 (2018)
  • 김재준,김은환, 의사 상보성 로직 네트워크, 한국, 10-2018-0158357 (2018)
  • 김재준,김형준,김율화, 이진 신경망에서의 저항성 메모리 기반 배치 정규화 장치, 한국, 10-2018-0142913 (2018)
  • 김재준,김성호,김진석,김율화,박두식, 뉴럴 네트워크 장치 및 그 동작 방법, USA, 16/170,081 (2018)
  • 김재준,김태수,김형준, 웨이트 행렬 입력 회로 및 웨이트 행렬 회로, 한국, 10-2018-0072808 (2018)
  • 김재준,김진석,김태수, 뉴로모픽 시스템 및 그것의 동작 방법, 한국, 10-2018-0079011 (2018)
  • 김재준,김진석,김태수, 뉴로모픽 프로세서 및 그것의 동작 방법, 한국, 10-2018-0074265 (2018)
  • 이우석,김재준, 뉴럴 네트워크 하드웨어, 한국, 10-2018-0075553 (2018)
  • 이우석,김재준, 뉴럴 네트워크 하드웨어, 한국, 10-2018-0075548 (2018)
  • 이우석,김재준, 뉴럴 네트워크 하드웨어, 한국, 10-2018-0075539 (2018)
  • 이우석,김재준, 추론을 위한 제한된 볼츠만 머신 구축 방법 및 추론을 위한 제한된 볼츠만 머신을 탑재한 컴퓨터 장치, 한국, 10-2018-0042054 (2018)
  • 정성준,권지민,김재준,조길원,경수정, 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리, 한국, 10-2018-0047428 (2018)
  • 유인경,황현상,김재준, 트랜스포즈가 가능한 가중치 셀 및 이의 어레이, 한국, 10-2018-0058581 (2018)
  • 김재준,김성호,김진석,김율화,박두식, 뉴럴 네트워크 장치 및 그 동작 방법, 한국, 10-2018-0005250 (2018)
  • 김재준,김은환, 진성 난수 발생기, USA, 15/798,267 (2017)
  • 김재준,김은환, 차동구조 발진기의 위상 반전 특성을 이용한 난수 발생기, 한국, 10-2016-0148589 (2016)
  • 정성준,권지민,김재준,조길원,경수정, 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리, 한국, 10-2015-0188828 (2015)
  • 정성준,권지민,김재준,조길원,경수정, 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리, 한국, 10-2015-0188828 (2015)
  • 김재준,송은우,이두복,박준기, 디스플레이 장치 및 그 구동 방법, USA, 15/044,512 (2015)
  • 김재준,송은우,이두복,박준기, 디스플레이 장치 및 그 구동 방법, USA, 15/044,512 (2015)
  • 임태욱,박병규,백창기,김재준, 세포 감별 계수기 및 세포 감별 계수 방법, 한국, 10-2015-0154634 (2015)
  • 백창기,임태욱,박병규,김재준, 세포 감별 계수기 및 세포 감별 계수 방법, 한국, 10-2015-0154634 (2015)
  • 정성준,김재준,권지민, 적층체, 고립된 금속 패턴의 양극 산화 처리 방법, 및 그 방법을 이용한 유기박막 트랜지스터 회로의 제조방법, 한국, 10-2015-0131724 (2015)
  • 정성준,김재준,권지민, 적층체, 고립된 금속 패턴의 양극 산화 처리 방법, 및 그 방법을 이용한 유기박막 트랜지스터 회로의 제조방법, 한국, 10-2015-0131724 (2015)
  • 김재준,김동영,유승주, 저전력 근사 부동 소수점 연산 유닛 및 그 동작 방법, 한국, 10-2016-0044339 (2015)
  • 김재준,박준기,이우석, 젠더 모듈 및 젠더 모듈과 연동하는 단말기기의 동작방법, 한국, 10-2015-0129827 (2015)
  • 임태욱,김재준,백창기, 전자 소자, USA, 14/751,290 (2015)
  • 김재준,이두복,송은우,박준기, 디스플레이 장치 및 그 구동 방법, 한국, 10-2015-0023603 (2014)
  • 김재준,이두복,송은우,박준기, 디스플레이 장치 및 그 구동 방법, 한국, 10-2015-0023603 (2014)
  • 김재준,이우석, 스핀 전달 토크 메모리, 한국, 10-2014-0130808 (2014)
  • 임태욱,김재준,백창기, 전자 소자, 한국, 10-2014-0080076 (2014)
  • 김재준,조한슬,임성현, 점자 입출력 장치 및 이를 이용한 점자 입출력 방법, 한국, 10-2014-0168269 (2014)
  • 김재준,조한슬,임성현, 점자 입출력 장치 및 이를 이용한 점자 입출력 방법, 한국, 10-2014-0168269 (2014)
  • 김재준,김진석, 멀티 레벨 상 변화 메모리의 데이터 코딩 장치 및 방법, 한국, 10-2014-0137526 (2014)
  • 김재준,김진석, 멀티 레벨 상 변화 메모리의 데이터 코딩 장치 및 방법, 한국, 10-2014-0137526 (2014)
  • 김재준,김영환,이민아,김상훈, 이동 단말기 및 그 제어방법, 한국, 10-2015-0083392 (2014)
  • 김재준,김영환,이민아,김상훈, 이동 단말기 및 그 제어방법, 한국, 10-2015-0083392 (2014)